PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

59-107540

(43)Dat of publication of application: 21.06.1984

(51)Int.CI. H01L 21/88 H01L 21/92


H01L 27/06


(21)Application number: 57-217958 (71)Applicant: NEC CORP


(22)Date of filing: 13.12.1982 (72)Inventor: YOSHIMURA KATSUNOBU

(54) SEMICONDUCTOR DEVICE WITH WIRING CONNECTION PART USING SILICIDE (57) Abstract:

PURPOSE: To enable to perform a connecting work using a small area and a small stepping by a method wherein a poly Si connection part, consisting of poly Si containing N type impurities and P type impurities, is lined with a metal silicide. CONSTITUTION: Transistors 1 and 2 of P type and N type are provided on an N type Si substrate 12, and a doping is performed on gates 2 and 6 and they are formed into P and N types. The connected parts of the gates 2 and 6 are exposed by providing an aperture on an insulating film 11, the above is covered by an Mo thin film, and P-ions are implanted. An MoSi2 film 15 is formed by having a knockon phenomenon, and the gates 2 and 6 are connected. The Mo film 13 is removed, and the semiconductor device is completed. According to this constitution, an N type poly Si layer and a P type poly Si layer can be ohmic-contacted using the least possible area and the smallest possible stepping.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Offic

THIS PAGE BLANK (USPTO)

(9 日本国特許庁 (JP)

印特許出願公開

ゆ公開特許公報(A)

昭59—107540

Mint. Cl.3

識別記号

庁内整理番号

郵公開 昭和59年(1984)6月21日

H 01 L 21/88 21/92

27/06

6810-5 F 7638-5 F 6655-5 F

·発明の数 1 審査請求 未請求

(全 5 頁)

顧 昭57—217958

❷出 ▮

②特

願 昭57(1982)12月13日

@発 明 者 吉村克信

東京都港区芝五丁目33番1号日 本電気株式会社内

砂出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

创代 理 人 弁理士 内原晋

明 細 利

1. 発明の名称

シリサイドを用いた配線接続部を有する半導体 装傷

2 特許請求の範囲

遊牧上に一時电缆多組品シリコン配級層と逆電型多組品シリコン配級層とか設けられた半導体装置において、前記一導電型多組品シリコン配級層とが互いに設めされ、超接級部分の前記一等電型多組品シリコン配級層をよび前記逆導電型多組品シリコン配銀層をよび前記逆導電型多組品シリコン配融層にシリサイド層が設けられていることを特徴とするシリサイドを用いた配額接続部を有する半導体装置。

3. 発明の詳細な説明

本発明は半導体装縦に係り、特に導幅型の換な る多組品シリコン(以下、ポリシリコン) 配線店 が設けられ、それらの配線値が互いに接続された 構造を有する半導体製能に関する。

近年、半導体装置は低消貨電力であることが強く要求されており、そのために相補理絶線ゲート電界効果半導体装置(以下、CMOS)が広く用いられている。とのCMOSを用いた大規模集積同路(以下LSI)は例えば次のとおりである。

CMOSをMOS LSIK使用した場合、斜1回に示すインパータ回路が基本回路になる。このインパータ回路は、P型トランジスタ1のゲート2とN型トランジスタ5のゲート6を規絡して入力としP型トランジスタ1のソース3とN型トランジスタ5のドレイン8とを短絡して出力としたものである。第1回の回路のP辺トランジスタ1と、N数トランジスタ5をシリコンチップ上にレイアウトした場合を第2回に示す。

ことでド型トランジスタ1を作る場合、ポリシリコンのゲート2を作ったのちにそのゲート2を マスクにしてトランジスタのソース3及びドレイン4の拡散又はイオン注入を行なり為、ポリシリ コンのゲート2にはP型の不純物が入ることになる。また、N型トランジスタ5を作る場合も全化では N型トランジスタののプロセスをとる為、N型トランジスタのがルト6には N型の不純物が入ると だれる。したがって第1 図のインバータ 回歌トランジスタのゲート 6 とを短絡する場合に、といいまでもあるのア型トランジスタのゲート 6 とを短絡する場合に、ないいこうよのが一トを直接接続するととは出来ない。・そこで従来技術では第3 図に示すごとくアルミニウム (以下、A&) 配額10を使って接続していた。しかし、この方法ではA& 配額分のスペースが必要であり、 段遅も大きくなる為、今後、さらに数細加工が進むにつれて不利な点となってくる。

そとで本発明は、n型不純物を有するポリシリコンとP型不純物を有するポリシリコンをできるだけスペースをとらずにしかも皮差を小さくしてオーミックに接続する新しい構造を提供するものである。

本発明の特徴は、P型不納物を有するポリシリ

説明する。´(錦4図乃至錦9図は本発明の一実施例のCMOS LSIの工程順部分断画図である。

斜4図:既存の製造プロセスによってN型シリコン密板12上にP型トランジスタ1、N型トランジスタ2を設ける。この製造工程で、P型トランジスタのゲート2はP型に、N型トランジスタのゲート6はN型にドープされる。そして、これらのトランジスタの上は絶縁膜11によって扱われる。

弟 5 凶:次にこの純砂酸11に選択エッチング を任どこしてP型トランジスタのゲート2とN型 トランジスタのゲート 6 との接続部分の絶縁疑を 除去する。

報 6 図:しかる後にチップ上にのすいモリプデン暦 1 3 を付着する。P型トランジスタのゲート 2 とN 拠トランジスタのゲート 6 との接続部分は 粒緑膜 1 1 を介さず直接モリブデン暦 1 3 に接している。またことで用いられるモリブデン暦 1 3 は非常にのすいものでなくてはならない。

第7凶:その依チップ全面にリン又はポロンの

コンとの型不納物を有するボリンリコンを接続する場合にその接続部分を、金属ンリサイドで設付ちした半導体装置にある。そして、この構造をシリコンゲートCMUSに適用するにあたりP型トランジスタのゲートとN型トランジスタのゲートとN型トランジスタのゲートとN型トランジスタを絶縁膜でおかった後、接続部分の絶滅膜を選択エッチングで除去し、接続部分を超出させた後にうすい高触点金属、例えばモリブデン、タングステン等を全面に付着し、その後、接続部分を選択的に金属シリサイド化してP型トランジスタのゲートとN型トランジスタのゲートとN型トランジスタのゲートをオーミックに、接続し、そのな不安になった高融点金属を除去する半導体装置の製造方法を用いることが顕ましい。

本発明によれば、n 型不純物を有するポリシリコンとP 型不純物を有するポリシリコンの接続即分を金属シリサイドで裏付をした構造をとることによって、オーミックに接続しているのでスペースも小さく段達も小さい接続が可能となる。

以下、図面を用いて本発明の一実施例を詳細に

イオン注入を行ないモリブデン暦 1 3 をイオン 14 でたたいてやる。

第8図:すると、ノックオン現象によってモリプデン届13が直接、接している、P型トランジスタのゲート6との経統部分においてモリプデン原子がこれらのポリシリコン届の中に入って行き、モリプデンシリサイド15ができP型トランジスタのゲート2とN型トランジスタのゲート6とかオーミックに接続される。

第9図:その後約級億11上のモリプデンをエッチング化よって除去することによって、オーミック接続部分が完成する。

なお、イオンでモリブデン層をたたくかわりに 低温で加黙し、モリブデンシリサイドにする方法 もあり、モリブデンのかわりにタングステンなど の金属を使用しても、本発明のプロセスは利用で きる。

以上のとおり、今後MOS LSI はさらに築 欲度が上がってきびしい微部加工が毀求されるこ とは、必至であり、本発明のスペースを取らない 段差の少ない接続構造及びCMOSに応用した場 台の製造方法は非常に利用価値の高いものである。


4. 図面の個単を説明


第1回はCMOSインパータ凹路の例、第2回 は第1回の回避を採現するCMOSの途中工程で の平面図、第3回は第2回の接線化アルミニウム 接続部を形成した従来のCMOSの断面図、第4 図乃至第9回は各々本発明実施例のCMOSの工 根限断面図、である。


なお図において、1 ……P 型トランジスタ、2,6 ……ゲート、3,7 ……ソース、4,8 ……ドレイン、5 ……N 吸トランジスタ、9 ……ピウェル、10 ……アルミニウム配線、11 ……給除膜、12 ……N 型シリコン基板、13 ……モリブデン胎、14 ……リン又はボロンイオン、15 ……モリブデンシリサイド、である。

代理人 弁理士 内 原













-203-



第 5 図







THIS PAGE BLANK (USPTO)